31/08/2549 15:55 น. |
Designing for Performance with CPLD<br><br>วันที่ 21 - 22 กันยายน 2549<br><br>หลักสูตรนี้เหมาะสำหรับวิศวกร นักวิจัย และผู้สนใจในด้านวิศวกรรมอิเล็กทรนิกส์ ทุกท่าน โดยเฉพาะ Digital design engineer, CPLD design engineer, ผู้ใช้ VHDL, Verilog และผู้ที่กำลังใช้ Xilinx ทุกท่าน <br><br>............................................................................<br>รับฟรี...! บอร์ด CPLD สำหรับผู้เข้าอบรมทุกท่าน<br>พร้อมอุปกรณ์ครบชุด <br>1. บอร์ด Xilinx CPLD<br>2. สายดาวน์โลด (Download cable)<br>3. ไฟล์ตัวอย่าง (Examples files) <br>*** พร้อมรับ Certificate Certified by Xilinx <br><br>Outlines:<br><br>1. CoolRunner-II CPLD Architecture<br>2. CPLD Software Flow<br><br>Lab 1: Xilinx CPLD Tool Flow<br><br>3. Reading CPLD Reports<br>4. Global Constraints<br><br>Lab 2: Constraints for CPLDs<br><br>5. CPLD Design Techniques<br>6. CPLD Software Options<br><br>Lab 3: CPLD Implementation Options<br><br>7. CPLD Synthesis<br>8. Advanced Fitting<br><br>Lab 4: Fitting Difficult Designs Lab<br><br>สนใจสมัคร / สอบถามเพิ่มเติม กรุณาติดต่อ<br>Tel : 02-612-9390<br>Fax : 02-612-9392<br><a href="http://www.activemedia.in.th" Target="_BLANK">www.activemedia.in.th</a><br> |